



پروژه alu

دستیار پروژه: مهندس رزاقی

مدیر پروژه: مهندس گوهری

استاد درس: دکتر شریعتمدار

دانشجو: محمدحسین کاشانکی - علی امیری

```

entity ALU is
  Port (
    clk          : in std_logic; -- سیگنال ساعت
    newvalue     : in STD_LOGIC; -- سیگنال ورودی برای تعیین مقدار جدید
    a            : in STD_LOGIC_VECTOR (32-1 downto 0); -- با عرض 31 بیت a ورودی
    alucontroler : in STD_LOGIC_VECTOR (3-1 downto 0); -- با عرض 2 بیت ALU ورودی کنترل
    b            : in STD_LOGIC_VECTOR (32-1 downto 0); -- با عرض 31 بیت b ورودی

    z            : out STD_LOGIC; -- خروجی زرو
    o            : out STD_LOGIC; -- خروجی اورفلو
    n            : out STD_LOGIC; -- خروجی نگاتیو
    rdy         : out STD_LOGIC; -- خروجی آماده

    c            : out STD_LOGIC; -- خروجی کارری
    y            : out STD_LOGIC_VECTOR (32-1 downto 0)); -- با عرض 31 بیت y خروجی
end ALU;

```

پورت‌های ورودی و خروجی آن را مشخص می‌کند

- **clk**: سیگنال ساعت
- **newvalue**: سیگنال ورودی برای تعیین مقدار جدید
- **a, b**: ورودی‌های 31 بیتی
- **alucontroler**: با عرض 2 بیت سیگنال کنترل
- **z, o, n, rdy, c**: سیگنال‌های خروجی مختلف
- **y**: خروجی 31 بیتی

## architecture Behavioral of ALU is

(Architecture) تعریف معماری

```
component multi_16 is
  Port (
    clk      : in STD_LOGIC; -- سیگنال ساعت
    a        : in std_logic_vector(32-1 downto 0); -- با عرض 31 بیت a ورودی --
    b        : in std_logic_vector(32-1 downto 0); -- با عرض 31 بیت b ورودی --
    start    : in std_logic; -- سیگنال شروع
    rdy      : out std_logic; -- سیگنال آماده
    o        : out std_logic_vector(32-1 downto 0) -- با عرض 31 بیت o خروجی --
  );
end component;
```

را تعریف می‌کند که یک ضرب‌کننده است و پورت‌های ورودی و خروجی آن را مشخص می‌کند **multi\_16** این بخش کامپوننت

- **clk**: سیگنال ساعت
- **a, b**: ورودی‌های 31 بیتی
- **start**: سیگنال شروع
- **rdy**: سیگنال آماده
- **o**: خروجی 31 بیتی

# تعریف سیگنال‌ها

```
signal add_op : std_logic_vector(33-1 downto 0) :=( others=>'0'); -- سیگنال جمع با عرض 32 بیت و مقدار اولیه صفر
signal sub_op : std_logic_vector(33-1 downto 0) :=( others=>'0'); -- سیگنال تفریق با عرض 32 بیت و مقدار اولیه صفر
signal mult_op : std_logic_vector(32-1 downto 0) :=( others=>'0'); -- سیگنال ضرب با عرض 31 بیت و مقدار اولیه صفر
signal slt_op : std_logic_vector(32-1 downto 0) :=( others=>'0'); -- سیگنال SLT با عرض 31 بیت و مقدار اولیه صفر
signal And_Op : std_logic_vector(32-1 downto 0) :=( others=>'0'); -- سیگنال AND با عرض 31 بیت و مقدار اولیه صفر
signal or_op : std_logic_vector(32-1 downto 0) :=( others=>'0'); -- سیگنال OR با عرض 31 بیت و مقدار اولیه صفر
signal xor_op : std_logic_vector(32-1 downto 0) :=( others=>'0'); -- سیگنال XOR با عرض 31 بیت و مقدار اولیه صفر
signal out_put : std_logic_vector(32-1 downto 0) :=( others=>'0'); -- سیگنال خروجی با عرض 31 بیت و مقدار اولیه صفر
signal start : std_logic := '0'; -- سیگنال شروع با مقدار اولیه صفر
signal rdy_m : std_logic := '0'; -- سیگنال آماده داخلی با مقدار اولیه صفر
signal i : integer := 0; -- سیگنال شمارنده با مقدار اولیه صفر
signal a2 : signed (32-1 downto 0); -- و عرض 31 بیت signed با نوع a سیگنال
signal b2 : signed (32-1 downto 0); -- و عرض 31 بیت signed با نوع b سیگنال
```

سیگنال‌های داخلی مختلفی را تعریف میکنیم که در پیاده‌سازی مورد استفاده قرار می‌گیرند. این سیگنال‌ها شامل عملیات ALU و دیگر XOR، OR، AND، SLT جمع، تفریق، ضرب، سیگنال‌های کنترلی و میانی است.

```

begin
inst_mult: multi_16
  Port map (
    clk => clk, -- اتصال سیگنال ساعت به کامپوننت
    a  => a, -- به کامپوننت a اتصال ورودی
    b  => b, -- به کامپوننت b اتصال ورودی
    start => start, -- اتصال سیگنال شروع به کامپوننت
    rdy  => rdy_m, -- اتصال سیگنال آماده داخلی به خروجی آماده کامپوننت
    o  => mult_op -- اتصال خروجی ضرب به سیگنال داخلی mult_op
  );

```

alu اتصال ضرب کننده به

# عملیات محاسباتی

```
add_op <= std_logic_vector(signed(a(31) & a) + signed(b(31) & b));
-- signed جمع دو عدد با توسعه‌یگنال‌ها به 33 بیت برای پشتیبانی از بیت نشانه و تبدیل به نوع

sub_op <= std_logic_vector(signed(a(31) & a) - signed(b(31) & b));
-- signed تفریق دو عدد با توسعه‌یگنال‌ها به 33 بیت برای پشتیبانی از بیت نشانه و تبدیل به نوع

a2 <= signed(a);
-- a2 و اختصاص به سیگنال signed به نوع a تبدیل سیگنال

b2 <= signed(b);
-- b2 و اختصاص به سیگنال signed به نوع b تبدیل سیگنال
```

## عملیات مقایسه و منطقی

```
slt_op <= x"00000000" & "0001" when (signed(a) < signed(b)) else x"00000000";  
-- a و b با مقایسه دو عدد SLT (Set Less Than) تعیین نتیجه عملیات  
  
And_Op <= a and b;  
-- AND عملیات منطقی a و b بر روی ورودی‌های  
  
or_op <= a or b;  
-- OR عملیات منطقی a و b بر روی ورودی‌های  
  
xor_op <= a xor b;  
-- XOR عملیات منطقی a و b بر روی ورودی‌های
```

```

process (clk)
begin
  if (rising_edge(clk)) then
    z <= '0'; -- تنظیم سیگنال صفر
    o <= '0'; -- تنظیم سیگنال اورفلو
    n <= '0'; -- تنظیم سیگنال نگاتیو
    c <= '0'; -- تنظیم سیگنال کارری
    rdy <= '0'; -- تنظیم سیگنال آماده

    if (newvalue = '1') then
      i <= 1; -- به 1 شروع عملیات جدید با تنظیم شمارنده
    end if;

    if i = 1 then
      case (alucontroler) is
        when "000" => -- (بدون عملیات) NOP عملیات
          y <= x"000000000"; -- به صفر y تنظیم خروجی
          z <= '0'; -- تنظیم سیگنال صفر
          o <= '0'; -- تنظیم سیگنال اورفلو
          c <= '0'; -- تنظیم سیگنال کارری
          n <= '0'; -- تنظیم سیگنال نگاتیو
          rdy <= '1'; -- تنظیم سیگنال آماده
          i <= 0; -- بازنشانی شمارنده
      end case;
    end if;
  end if;
end process;

```

استفاده می‌شود. ALU این ورودی سیگنال ساعت است که برای هماهنگ‌سازی عملیات clk و ورودی

این سیگنال‌ها به ترتیب نشان‌دهنده وضعیت‌های صفر، اورفلو، نگاتیو، کارری و آماده بودن نتیجه هستند. z, o, n, c, rdy سیگنال‌های

به 1 تنظیم می‌شود تا نشان دهد که عملیات جدیدی باید شروع شود. افعال باشد، شمارنده newvalue اگر سیگنال (newvalue = '1') شرط

اجرا می‌شود. (alucontroler اساس سیگنال) ALU برابر با 1 باشد، عملیات مربوط به کنترلر اوقتی شمارنده 1: if i = 1 شرط



## Add عملیات

```
when "001" => -- Add
y <= add_op(32-1 downto 0); -- اختصاص داده‌ی شود y مقدار جمع شده به خروجی
rdy <= '1'; -- سیگنال آماده به 1 تنظیم‌شود.
i <= 0; -- به 0 تنظیم‌شود i شمارنده.
if (signed(add_op(32-1 downto 0)) /= signed(add_op)) then -- بررسی اورفلو
    o <= '1'; -- اگر اورفلو رخ داده باشد، سیگنال اورفلو به 1 تنظیم‌شود.
end if;
if add_op(32) = '1' then -- بررسی بیت کارری
    c <= '1'; -- اگر بیت کارری فعال باشد، سیگنال کارری به 1 تنظیم‌شود.
end if;
if add_op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- به 0 تنظیم‌شود z اگر نتیجه جمع صفر باشد، سیگنال
end if;
if add_op(31) = '1' then -- بررسی بیت نشانه
    n <= '1'; -- اگر بیت نشانه فعال باشد، سیگنال نگاتیو به 1 تنظیم‌شود.
end if;
```

## عملیات Sub

```
when "010" => -- Sub
y <= sub_op(32-1 downto 0); -- اختصاص داده می شود y مقدار تفریق شده به خروجی.
rdy <= '1'; -- سیگنال آماده به 1 تنظیم می شود.
i <= 0; -- به 0 تنظیم می شود i شمارنده.
if (signed(sub_op(32-1 downto 0)) /= signed(sub_op)) then -- بررسی اورفلو
    o <= '1'; -- اگر اورفلو رخ داده باشد، سیگنال اورفلو به 1 تنظیم می شود.
end if;
if sub_op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- به 0 تنظیم می شود z اگر نتیجه تفریق صفر باشد، سیگنال.
end if;
if sub_op(31) = '1' then -- بررسی بیت نشانه
    n <= '1'; -- اگر بیت نشانه فعال باشد، سیگنال نگاتیو به 1 تنظیم می شود.
end if;
```

## Mult عملیات

```
when "011" => -- Mult
start <= '1'; -- سیگنال شروع به 1 تنظیمی شود.
if rdy_m = '1' then -- اگر سیگنال آماده داخلی فعال باشد
  y <= mult_op; -- اختصاص داده می شود y نتیجه ضرب به خروجی.
  rdy <= '1'; -- سیگنال آماده به 1 تنظیمی شود.
  start <= '0'; -- سیگنال شروع به 0 تنظیمی شود.
  i <= 0; -- به 0 تنظیمی شود i شمارنده.
  if mult_op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- اگر نتیجه ضرب صفر باشد، سیگنال z
  end if;
end if;
```

```

when "100" => -- Slt
  y <= slt_op; -- اختصاص داده‌شود y به خروجی SLT نتیجه عملیات
  rdy <= '1'; -- سیگنال آماده به 1 تنظیم‌شود
  i <= 0; -- به 0 تنظیم‌شود i شمارنده
  if slt_op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- به 0 تنظیم‌شود z صفر باشد، سیگنال SLT اگر نتیجه
  end if;
  if slt_op(31) = '1' then -- بررسی بیت نشانه
    n <= '1'; -- سیگنال نگاتیو به 1 تنظیم‌شود
  end if;

```

عملیات Slt: بررسی می‌کند که آیا `a` کمتر از `b` است و نتیجه را در `y` ذخیره می‌کند. همچنین نتیجه صفر و بیت نشانه را بررسی و تنظیم می‌کند.

```

        when "101" => -- And
y <= And_Op; -- اختصاص داده می شود y به خروجی AND نتیجه عملیات
rdy <= '1'; -- سیگنال آماده به 1 تنظیم می شود.
i <= 0; -- به 0 تنظیم می شود i شمارنده.

if And_Op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- به 0 تنظیم می شود z صفر باشد، سیگنال AND اگر نتیجه
end if;

        -- if And_Op(31) = '1' then
        --     n <= '1' ;
        -- end if;

        when "110" => -- Or
y <= or_op; -- اختصاص داده می شود y به خروجی OR نتیجه عملیات.
rdy <= '1'; -- سیگنال آماده به 1 تنظیم می شود.
i <= 0; -- به 0 تنظیم می شود i شمارنده.

if or_op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- به 0 تنظیم می شود z صفر باشد، سیگنال OR اگر نتیجه
end if;

        when "111" => -- Xor
y <= xor_op; -- اختصاص داده می شود y به خروجی XOR نتیجه عملیات.
rdy <= '1'; -- سیگنال آماده به 1 تنظیم می شود.
i <= 0; -- به 0 تنظیم می شود i شمارنده.

if xor_op(32-1 downto 0) = x"00000000" then -- بررسی نتیجه صفر
    z <= '0'; -- به 0 تنظیم می شود z صفر باشد، سیگنال XOR اگر نتیجه
end if;

        -- if xor_op(31) = '1' then
        --     n <= '1' ;
        -- end if;

```

در آخر در صورت عدم تطابق با هیچ‌کدام از کدهای  
کنترلی، تمام سیگنال‌ها به حالت صفر بازنشانی می‌شوند.

به دلیل جلوگیری از وضعیت ناخواسته

سیاس از توجه شما